PAT-NO: JP404344486A

DOCUMENT-IDENTIFIER: JP 04344486 A

TITLE: VARIABLE DELAY LINE AND

ULTRASONIC DIAGNOSTIC DEVICE

USING THE SAME

PUBN-DATE: December 1, 1992

INVENTOR-INFORMATION:

NAME

KONDO, TOSHIRO ISHIDA, KAZUNARI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI MEDICAL CORP N/A

APPL-NO: JP03144057

APPL-DATE: May 21, 1991

INT-CL (IPC): G01S007/52, A61B008/00, G01N029/22

, G01N029/26 , G01S015/89

, H04R017/00

US-CL-CURRENT: <u>367/13</u>

ABSTRACT:

PURPOSE: To continuously vary delay time by means of electric signals applied to a control terminal in a delay circuit located in the phasing circuit of an ultrasonic diagnosing unit.

CONSTITUTION: A variable delay line 12 is comprised of an inductance L and variable capacity diodes VC, VC', and a constant current source is driven as the signal source resistance and the terminal resistance of the variable delay line 12. Each variable resistance circuit 13a, 13b in which the difference between the drain-source potential and the reference voltage of a field effect transistor is sampled by an amplifier and which then performs negative feedback of the differential voltage to the gate of the field effect transistor and in which the resistance between the source and the drain of the field effect transistor is variably set correspondingly to the control voltage of a constant current source is used to generate control voltage from the control signal of delay time according to a functional relation determined on the basis of characteristics given from the relation between the reverse voltage and the electrostatic capacity of each variable capacity diode and thereby the resistance value of each variable resistance circuit 13a, 13b is varied with changes in the delay time of the variable delay line 12.

COPYRIGHT: (C) 1992, JPO&Japio

DERWENT-ACC-NO:

1993-014942

DERWENT-WEEK:

199302

COPYRIGHT 2006 DERWENT INFORMATION LTD

TITLE:

Variable probe signal delay

line for ultrasonic medical

diagnostic equipment - inputs

control voltage to

back-to-back varactor diode

strings connected

respectively to junction

points of series of inductors

NoAbstract

PATENT-ASSIGNEE: HITACHI MEDICAL CORP[HITR]

PRIORITY-DATA: 1991JP-0144057 (May 21, 1991)

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE

PAGES

MAIN-IPC

JP 04344486 A

December 1, 1992

N/A

013

G01S 007/52

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

APPL-

NO

APPL-DATE

JP 04344486A

N/A

1991JP-0144057

May 21, 1991

INT-CL (IPC): A61B008/00, G01N029/22,

G01N029/26 , G01S007/52 ,

G01S015/89

ABSTRACTED-PUB-NO: JP 04344486A

EQUIVALENT-ABSTRACTS:

CHOSEN-DRAWING: Dwg.1/14

DERWENT-CLASS: P31 S03 S05 U25

EPI-CODES: S03-E08; S05-D03E; U25-A05;

## (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平4-344486

(43)公開日 平成4年(1992)12月1日


(51) Int.Cl. <sup>5</sup>	識別記号	庁内整理番号	FΙ		技術表示箇所
G01S 7/52	F	8113-5 J			
A 6 1 B 8/00		7807-4C			
G01N 29/22	501	6928-2 J			
29/26	503	6928-2 J			
G01S 15/89	В	8113-5 J			
			審査請求	未請求	請求項の数2(全 13 頁) 最終頁に続く
(21)出顧番号	特顧平3-144057		(71)	出魔人	000153498
		•			株式会社日立メデイコ
(22)出顧日	平成3年(1991)5月	月21日			東京都千代田区内神田1丁目1番14号
			(72)	発明者	近藤 敏郎
					千葉県柏市新十余二2番1号 株式会社日
					立メデイコ技術研究所内
	•		(72)	発明者	石田 一成
					千葉県柏市新十余二2番1号 株式会社日
		•			立メデイコ技術研究所内
•					•
	•				
•					

## (54) 【発明の名称】 可変遅延線とこれを用いた超音波診断装置

## (57)【要約】

【目的】超音波診断装置の整相回路内の遅延回路において、制御端子に印加する電気信号により遅延時間を連続的に変化させる。

【構成】インダクタLと可変容量ダイオードVC, VC、とで可変遅延線12を構成すると共に、この可変遅延線12を構成すると共に、この可変遅延線12の信号源抵抗及び終端抵抗として、定電流源が駆動される。電界効果トランジスタのドレイン・ソース電位と基準電圧との差を増幅器でとりその差電圧を上記電界効果トランジスタのゲートに負帰還を施し該電界効果トランジスタのソース・ドレイン間の抵抗が上記定電流源の制卸電圧に対応して可変設定される可変抵抗回路13a,13bを用い、上記可変容量ダイオードの逆電圧と静電容量の関係から与えられる特性に基づいて決まる関数関係に基づいて遅延時間の制御信号から制卸電圧を発生させ、これにより上記可変遅延線12の遅延時間の変化にともなって可変抵抗回路13a,13bの抵抗値を変える。



1

#### 【特許請求の範囲】

【請求項1】インダクタと逆電圧の大きさにより静電容 量が変化する可変容量ダイオードを用い、この可変容量 ダイオードの逆電圧の変化により遅延時間が変化する可 変遅延線を構成すると共に、この可変遅延線の信号源抵 抗及び終端抵抗として定電流で駆動する電界効果トラン ジスタのソース・ドレイン間の電位と基準電圧との差を 増幅器で増幅し上記トランジスタのゲートに帰還を施し てソース・ドレイン間の抵抗が上記定電流源の制御電圧 に対応して設定される可変抵抗回路を用い、且つ可変容 10 量ダイオードの逆電圧を与える制御信号に基づいて可変 容量ダイオードの逆電圧と静電容量の関係より決まる関 数関係に基づいて遅延時間の制御信号を変換して与えら れる電圧でもって上記定電流源の制御電圧とすることに より、上記可変遅延線の遅延時間の制御に伴って可変抵 抗回路の抵抗値を変えることを特徴とする可変遅延回 路.

【請求項2】複数の振動子素子が配列され超音波を送受波する探触子と、この探触子の各振動子素子からの受波信号に所定の遅延時間を与える遅延回路を有しこれらの遅延回路で位相が揃えられた受波信号を加算して出力する整相回路と、この整相回路で整相された信号を検波する検波器と、この検波器からの出力信号を画像として表示する表示装置とを備えて成る超音波診断装置において、上記整相回路内の遅延回路として、請求項1に記載の遅延回路を用いたことを特徴とする超音波診断装置。

### 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明は、制御場子に印加する電気信号により遅延時間を連続的に変化できる遅延回路及 30 びこの遅延回路を整相回路内の遅延回路として用いダイナミックフォーカスを可能とした超音波診断装置に関する。

## [0002]

【従来の技術】超音波診断装置は、探触子により被検体 に超音波を送受波し、体内からの反射波信号に基づいて 被検体内部の情報を得るようになっている。ここで、被 検体内部の深さの異なる各部のいずれの場所においても 高い分解能の画像が得られるようにするため、体内から の反射波の受信に際し、受波の焦点を時間の経過と共に 40 動的に変化させるダイナミックフォーカスが行われる。 このとき、上記受波の焦点あわせは、幅の狭い短冊状に 形成された振動子素子を複数個配列した探触子、あるい は同心円状に配置した複数のリング状振動子素子から成 る探触子の上記それぞれの振動子素子からの受波信号 を、遅延線を用いて適宜遅延して加算することによって 行われる。この回路は一般に整相回路と呼ばれている。 そして、受波の焦点位置は上記の各々の遅延線の遅延時 間により定まるので、ダイナミックフォーカスは、複数 の受波信号に与えるべき遅延時間を体内からの反射波の 50 発生深度に応じて動的に変更することによって実現させ ス

【0003】上記の遅延時間の変更は、遅延線に適切な間隔でタップを設け、これらのタップを電子スイッチを用いて選択切り換えして行なう。この場合、上記電子スイッチの切り換え時にノイズが発生して、遅延線を介して受波信号に混入することがあり、診断情報に誤った信号が出現することがあった。そこで、このような現象を改善するために、上記電子スイッチを用いればよいがこのような電子スイッチは高価であるので遅延線のそれぞれのタップ毎に多数設けると価格が上昇して経済的でないという欠点があった。

【0004】以上のような問題点に対処して、タップ切 換スイッチを備えた遅延線をそれぞれ有し焦点区間を互 いに異ならせた二系統の整相回路を交互に使用すると共 に、一方の整相回路が使用されている間に他方の整相回 路のタップを切り換えるようにした装置が特開昭56-112234号公報で提案されている。この公報に記載 された従来の超音波診断装置は、図11に示すように、 複数の振動子素子 11、12、…、1 n が配列され超音波 を送受波するアレー型の探触子2と、この探触子2の各 振動子素子 11~1 nからの受波信号に所定の遅延時間 を与えて位相を揃え加算して出力する二系統の整相回路 3, 3'と、これらの整相回路3, 3'内の各遅延線の 終端抵抗の信号を増幅する増幅器4、4′と、上記二系 統の整相回路3,3~からの出力信号を交互に切り換え るための電子スイッチ5と、上記各盤相回路3,3'で 整相された信号を検波、圧縮する検波器6と、この検波 器6からの出力信号を画像として表示する表示装置7と を備えて成っていた。ここで、上記二系統の整相回路 3, 3′はそれぞれ上記探触子2の各振動子素子11~ 1 nからの受波信号を入力して増幅する定電流源出力型 の増幅器 81, 82, …, 8n; 81', 82', …, 8 n'と、遅延線9,9'と、これらの遅延線9,9'に 適宜の間隔で設けられたタップを選択切り換えする電子 スイッチから成るタップ切換スイッチ101, 102, ···, 10n;101', 102', ···, 10n'とから成 る。なお、図11において、符号11は電子スイッチ5 及びタップ切換スイッチ101~10n, 101′~10 n'を切り換え制御するための制御器である。

【0005】このように構成された超音波診断装置においては、上記それぞれのタップ切換スイッチ $10_1 \sim 1$ 0 n及び $10_1 \sim 10$  n′の切り換えは、それらが所属する整相回路3または3′の出力端(4,4′)が電子スイッチ5の切り換えにより次段(6)から切り離されている間に行われるので、上記タップ切換スイッチ $10_1 \sim 10$  nまたは $10_1 \sim 10$  n′の動作により発生するノイズが次段以降の信号に混入することはない。したがって、多数必要とされる上記タップ切換スイッチ $10_1 \sim 10$  n及び $10_1 \sim 10$  n′は、ノイズが発生し

てもよい安価なスイッチで間に合わせることができる。このとき、各整相回路 3, 3′からの出力信号を交互に切り換える電子スイッチ 5 は、常に信号が流れている部分を切り換えるので、ノイズの発生の少ない高価なスイッチを用いなければならないが、その個数がわずかであることから得に価格が上昇するものではなく、全体としてはコスト上昇を抑えることができる。これにより、ダイナミックフォーカス時の各タップ切換スイッチ 1 01~10 nまたは 1 01′~10 n′の切り換えにより発生するノイズの影響を受けないようにしていた。

【0006】しかし、このような従来の超音波診断装置においては、図11に示すように、二系統の整相回路3,3′を用意することから、高価な遅延線9,9′を二系統分必要とし、回路規模が大きくなると共に、コストも上昇するものであった。このような問題点に対処するため、インダクタと、逆電圧の大きさにより静電容量が変化する可変容量ダイオードとを組み合わせて構成した可変型の遅延線を用いた整相回路を有する超音波診断装置が特開昭55-151280号公報で提案されている。

【0007】この公報に記載された超音波診断装置を図 12を参照して説明する。図12において、符号TDは 超音波探触子を示しており、d1はその個々のエレメントである。符号A1は前置増幅器群を示しており、e1はその個々の増幅器である。符号DLは可変型の遅延線 群を示しており、f1はその個々の遅延線である。符号 A2はパッファ増幅器群を示しており、g1はその個々の増幅器である、また、符号A2は加算増幅器を示している。さらに、符号Pはマイクロ・コンピュータやファーム・ウェア(ROM等)を利用した制御部を示している。さらにまた、符号DAはディジタル・アナログ変換器を示し、符号MXは信号分配器を示している。

【0008】超音波探触子TDの各エレメントdiで受信した反射波信号は、それぞれの各前置増幅器eiで増幅され、各遅延線fiでそれぞれ遅延され、各パッファ増幅器giで増幅され、加算増幅器Aaによって加算増幅される。このとき、制御部Pは、個々の遅延線fiの遅延量制御信号を順次出力する。この出力信号は、ディジタル・アナログ変換器DAによって逐一アナログ信号に変換され、信号分配器MXを通じて順次各遅延線fiに与えられたアナログの制御信号は、その各遅延線fiでとに設けられたコンデンサCiに保持される。この保持時間は数百us程度でよいので、上記コンデンサCiは容量の小さなものでよい。

【0009】ここで、個々の遅延線 fiは、例えば図1 され、信号分配器MXを介してそれぞれ遅延線 fiの可 3に示すように構成される。図13において、符号Lは 変容量ダイオードと、終端抵抗 2の電界効果トランジス インダクタを示し、VCは可変容量ダイオードを示し、 Cは高周波パイパス用のコンデンサを示している。この ロ路は、通常のLC遅延線の静電容量素子を可変容量ダ 50 波反射波の発生点に整相回路の収束点が一致するよう

イオードVCで置き換えたものになっている。この各可 変容量ダイオードVCのアノードは共通に接続され、そ こにアナログ制御信号が与えられる。さらに、その共通 接続点はコンデンサCを介して設置される。なお、この コンデンサCは、上記アナログ制御信号保持用のコンデンサC i と共用できる。そして、可変容量ダイオードVCの静電容量は、前記信号分配器MXを介して与えられるアナログ制御信号に応じて変わるので、各遅延線 f i は、遅延時間が可変なものとなる。

10 【0010】このように構成された超音波診断装置の動 作は、次のとおりである。まず、制御部Pは、一つの方 位角における受波の閉始に先立って、その方位角に受波 の指向性を合わせるための個々の遅延線 fi用の制御信 号を順次出力する。これらの制御信号は、ディジタル・ アナログ変換器DAで逐一アナログ信号に変換され、信 号分配器MXによって該当する遅延線 f 1 に順次与えら れる。このような制御信号の供給は、方位角切り換えの 合間を利用して高速に行われる。そして、上記各遅延線 f 1 に供給されたアナログの制御信号は、コンデンサC 20 1 に一つの方位角での受波が完了するまで保持される。 その後、一つの方位角での受波が完了したら、制御部P は、次の方位角用の制御信号群を出力し、上記と同様に して各遅延線fic供給する。以下、同様の動作を繰返 し、被検音場について例えばセクタ走査を行なう。この ような受波の指向性の切り換えは、制御部Pが順次に出 カする信号をアナログ信号に変換して各遅延線fiの高 周波パイパス用のコンデンサCに逐一印加することによ り行われるので、比較的簡単な制御機構によって実現で きる。この場合、アナログ制御信号によって可変容量ダ イオードVCの静電容量を変えたとき、遅延線fiにお いては、遅延時間ばかりでなく、特性インピーダンスと 信号の減衰量も変化する。制御信号の値が遅延線fiご とに異なる。このため、各遅延線fiを経てきた信号 は、ここに条件が異なるので、そのまま加算増幅しても 正しい反射合成が行えないという問題があった。

【0011】このような問題を解決するために、各遅延線fiの遅延時間の変更に合わせて、遅延線fiの終端抵抗の値と、前層の増幅器eiまたはパッファの増幅器giのゲインとが補債的に変更されるようになっている。その例を一つの遅延線fiについて示すと、図14のとおりである。図14において、制御部Pは遅延線fiの遅延時間制御信号のほかに、電界効果トランジスタを備えた終端抵抗Zの制御信号と前置の増幅器eiのゲイン制御信号とを出力し、これらの制御信号がディジタル・アナログ変換器DAによってディジタル信号に変換され、信号分配器MXを介してそれぞれ遅延線fiの可変容量ダイオードと、終端抵抗Zの電界効果トランジスタと、可変ゲインの前置増幅器eiとに与えられる。そして、上配遅延線fiと終端抵抗Zの制御信号を、超音波反射波の発生点に整相回路の収度点が一致するよう

5

に、時間と共に変えることによりダイナミックフォーカスが可能となる。このような構成によれば、大きな整相 回路を必要としないため、超音波診断装置のコストを低減することができる。

### [0012]

【発明が解決しようとする課題】 図12~図14に示す ように、可変容量ダイオードVCを用いた可変型の遅延 線 f 1 と、電界効果トランジスタを備えた終端抵抗 2 と を用いた遅延回路は、小型にして必要な機能を有してい るが、上記終端抵抗2が周囲温度によりその抵抗値が変 10 わるため整相回路の特性劣化を生じ、超音波診断装置と しての性能が低下するものであった。また、上記終端抵 抗乙の電界効果トランジスタの特性に合わせて装置の調 **整をしなければならなかった。さらに、この可変型の遅** 延線においては、遅延時間を制御するための可変容量ダ イオードVCのパイアス電圧と遅延時間の変化と共に変 化する遅延線の特性インピーダンスに一致すべく終端抵 抗乙となる電界効果トランジスタのゲート電圧の二種の 制御信号が各々の遅延線において必要となる。この可変 遅延線における遅延時間、及び特性インピーダンスと可 20 変容量ダイオードのパイアス電圧の関係は、可変容量ダ イオードの接合容量とパイアス電圧の関係により与えら れるが、これらの関係は可変容量ダイオードの形名ある いは製品ロットごとの特性のばらつきにより一定でない ため上記の二種の制御信号は、可変容量ダイオードの形 名あるいは製品ロットが異なる場合の特性の差異により それぞれ求めた数値表に基づいて発生することが必要と なる。

【0013】そこで、本発明は、このような問題点を解決することができる遅延回路及びこの遅延回路を整相回 30 路内の遅延回路として用いダイナミックフォーカスを可能とした超音波診断装置を提供することを目的とする。

## [0014]

【0015】また、上記可変抵抗回路は、特性が揃った を考えるに至った思想数個の電界効果トランジスタを近接配置した素子を備 50 照しながら説明する。

え、定電流にて駆動される電界効果トランジスタのソース・ドレイン間の電位と基準電圧との差を増幅器でとりその差電圧を上記一方の1個の電界効果トランジスタのゲートに印加し、一方の電界効果トランジスタと共に該他方の電界効果トランジスタのソース・ドレイン間の抵抗が上記定電流の大きさに対応して可変設定されるものとしてもよい。

【0016】さらに上記電界効果トランジスタのソース・ドレイン間の抵抗値が、ソース・ドレイン間の電圧に 依存して変化する非直線性を改善するためにソース・ドレイン間に印加される信号電圧をゲートに印加する制御 電圧に重畳してゲートに印加されるごとく帰還を施すようにすると効果的である。

【0017】また、上記遅延回路の関連発明としての超音波診断装置は、複数の振動子素子が配列され超音波を送受波する探触子と、この探触子の各振動子素子からの受波信号に所定の遅延時間を与える遅延回路を有しこれらの遅延回路で位相が揃えられた受波信号を加算して出力する整相回路と、この整相回路で整相された信号を検波する検波器と、この検波器からの出力信号を画像として表示する表示装置とを備えて成る超音波診断装置において、上記整相回路内の遅延回路として、上記遅延回路を用いたものである。

#### [0018]

【作用】上記のように構成された遅延回路は、インダクタと可変容量ダイオードとで構成する可変遅延線の上記可変容量ダイオードの逆電圧変化により遅延時間を変化させると共に、上記可変遅延線の両端に設けられた整合抵抗としての可変抵抗回路の抵抗値を上記可変容量ダイオードの逆電圧に対応した電圧でもって上記可変遅延線の遅延時間の変化に伴って変えることにより、簡単な制御回路でもって常に上記可変遅延線と可変抵抗回路のインピーダンス整合がとれるようにして時間の変化による遅延特性が劣化しないように動作すると共に可変容量ダイオード特性のばらつきのトリミングを容易にする。

【0019】また、上記のように構成された超音波診断 装置は、その整相回路内の各々遅延回路において、簡単 な制御回路でもって常に可変遅延線と可変抵抗回路のインピーダンス整合をとり、遅延時間の変化による遅延特性が劣化しないようにした遅延回路を用いることにより、一系統の整相回路だけでダイナミックフォーカスを可能とするものである。

## [0020]

【実施例】以下、本発明の実施例を添付図面に基づいて 詳細に説明する。図1は本発明による遅延回路の実施例 を示す回路図である。この遅延回路は、従来の遅延線を 用いたものと異なり、その制御端子に印加される電気信 号により遅延時間が連続的に変化するもので、その構成 を考えるに至った思考過程を図2(a)及び(b)を参 照しながら説明する。

【0021】まず、図2に従来の整相回路に用いられて いる集中定数形遅延線の単位部分の回路構成を示す。こ の単位部分は、図2 (a) または (b) に示すようにT 形の対象回路とされており、同図(a)の回路はインダ クタレ/2, L/2とキャパシタCとを有して成り、定 K形低域フィルタと呼ばれるものであり、同図(b)の 回路は上記(a)に示した二つのインダクタレ/2が電 磁結合しているためその結果得られる等価回路であり、 誘導m形低域フィルタと呼ばれるものである。そして、 上記の単位部分を多数従属接続することにより集中定数 10 ように、インダクタLと、逆電圧の大きさにより静電容 形飛延線が構成される。このような構成の集中定数形混 延線を用いると、必要な遅延時間を分布定数形遅延線よ りも小さい信号減衰で、しかも小型化して得ることがで きる。

【0022】ここで、図2(a)の定K形低域フィルタ において、フィルタの両端は特性インピーダンス

$$R_0 = \sqrt{L/C}$$

で終端されているものと仮定する。いま、入力として理 想的なステップ電圧を加えると、出力電圧の遅延時間 t s 及び立ち上がり時間 tıは、

$$t s = 1.07 \sqrt{LC}$$
 ... (1)

$$t_1 = 1.13\sqrt{LC}$$
 ... (2)

となる。この単位部分がn個従属接続されている場合の 全体の遅延時間 t d 及び立ち上がり時間 t r は、

$$td = n \cdot ts \cdots (3)$$

$$t r = t_1 \cdot \sqrt[3]{n} \cdots (4)$$

となる。よって、上記td及びtrが与えられたとき、 必要な区間の数n及びインダクタL並びにキャパシタC 30 は、次式で与えられる。

$$n=1.1 \left(\frac{t d}{t r}\right)^{1.5} \cdots (5)$$

$$L = \frac{t d \cdot R_q}{1 + 0.7 n} \qquad \cdots \quad (6)$$

$$C = \frac{t d}{1.07 n R_0} \qquad \cdots (7)$$

【0023】また、単位部分として図2(b)に示す誘 40 導m形低域フィルタを用いると、遅延時間 t dと立ち上 がり時間trとの比が同じ場合は、同図(a)に示す定 K形低域フィルタを用いるのと比べて従属接続する区間 数nが16%少なくてよい。このとき、同図(b)にお いて例えばm=1.27とすると、伝達信号の波形のオ ーパシュート及びt1/tsに関しては同図(a)に示 す定K形低域フィルタを用いるよりも優れている。

【0024】以上述べたように、インダクタLとキャパ シタCとから成る集中定数形遅延線の遅延時間tdは第

(a) または (b) のいずれの形のフィルタを用いて も、そのキャパシタCの容量を変えることにより、集中 定数形遅延線の遅延時間を可変とすることができる。

【0025】そこで、本発明においては、図2(a)ま たは(b) に示す単位部分を多数従属接続して成る集中 定数形遅延線におけるキャパシタCを、逆電圧の大きさ により静電容量が変化する可変容量ダイオードで構成す ることにより、図1に示す本発明による遅延回路が実現 される。 すなわち、本発明による遅延回路は図1に示す 量が変化する可変容量ダイオードVC、VC′とを用 い、この可変容量ダイオードVC、VC′の逆電圧の変 化により遅延時間により遅延時間が変化する可変遅延線 12を構成すると共に、この可変遅延線12の信号源抵 抗及び終端抵抗として、定電流源で駆動される電界効果 トランジスタのソース・ドレイン間の電位と基準電圧と の差を増幅器でとりその差電圧を上記電界効果トランジ スタのゲートに負帰還を施し、該電界効果トランジスタ のソース・ドレイン間の抵抗が上配定電流源の電流値に 20 対応して可変設定される可変設定回路13a、13bを 用い、上記定電流源の制御信号として可変容量ダイオー ドの逆電圧を発生させる制御信号と同一のものを用いる 構成としている。

【0026】上記可変遅延線12は、インダクタL, L と、複数個の可変容量ダイオードVC、VC′を一組と したものとをT形の対称回路に接続して成る単位部分 を、多数従属接続して構成されている。そして、一方の 可変容量ダイオードVCの陰極と、他方の可変容量ダイ オードVC′の陰極とが共通接続されると共に、上記一 方の可変容量ダイオードVCの陽極はそのまま接地さ れ、他方の可変容量ダイオードVC′の陽極はインダク タレ及び抵抗Rを介して接地されている。このため、上 記の各可変容量ダイオードVCとVC′には、同じ直流 電位が印加されることとなる。また、上記2個の可変容 量ダイオードVC, VC′の陰極同志を共通接続した箇 所には、制御部14からそれぞれ抵抗rを介して逆電圧 vが印加され、この逆電圧vによって静電容量を変えて 遅延時間が制御される。なお、上記抵抗 r は、各組の可 変容量ダイオードVC、VC′に制御信号線15を介し て信号が流れ、それぞれの可変容量ダイオードVC. V C′の組相互間で干渉するのを防止するために設けたも のである。

【0027】なお、図1において、符号Rは可変遅延線 12の入力端aまたは出力端bをそれぞれ接地するため の抵抗を示しており、上記可変遅延線12の信号源抵抗 または終端抵抗の一部となるもので、この抵抗Rの接地 により各組の可変容量ダイオードVC, VC′の陽極の 直流電位は接地レベルと同じにされている。また、符号 Cは直流阻止用のカップリングコンデンサである。この (3) 式により与えられることがわかる。そして、図2 50 抵抗Rは可変抵抗回路の抵抗に比べ十分大な値にしてお

q

くと、可変抵抗の抵抗値を可変遅延線の特性インピーダ ンスと等しくすることにより整合をとることができる。 【0028】ここで、上記可変遅延線12は、各組の可 変容量ダイオードVC、VC^の逆電圧の大きさにより その静電容量を変化させると、遅延時間と共に特性イン ピーダンスも変化する。このことから、信号の入出力端 a, bでインピーダンスの不整合による信号波形の変形 や伝送効率の変動が生じないように、信号源抵抗と終端 抵抗は、遅延時間の制御に対応して常に上記可変遅延線 12と整合するように変化させる必要がある。そのた 10 め、上記信号源抵抗と終端抵抗の部分には、電気信号に より抵抗値が変化する可変抵抗回路13a,13bがそ れぞれ設けてある。この可変抵抗回路13a,13b は、図3に示すように、特性が揃った2個の電界効果ト ランジスタQ1、Q2を近接配置した素子を備え、制御電 圧Ecにより制御される定電流源にドレイン接続された 方の電界効果トランジスタQzのソース・ドレイン間の 電位と基準電圧(Er)との差を増幅器16でとりその 差電圧を上記一方の電界効果トランジスタQ₂のゲート に負帰還を施すと共に、このゲート電圧を他方の電界効 20 果トランジスタQ1のゲートに印加し、該他方の電界効 果トランジスタQ1のソース・ドレイン間の抵抗が上記 制御基準電圧(Ec)に対応して可変設定されるもので ある。そして、上記2個の電界効果トランジスタQ1.

 $Vgs = (Rds \cdot I - Er) A_0$ 

$$\therefore Rds = -K \cdot (Rds \cdot I - Er) A_0 \cdots (9)$$

となる。ここで、上記増幅器 160 利得  $A_0$  が十分に大きく $-KA_0 \gg 1$  ならば、 $Rds / -KA_0 \Rightarrow 0$  となり、第(9)式から

Q2としては、接合型電界効果トランジスタが用いら\*

 $Rds \cdot I - Er = 0$ 

となる。従って、

Rds=Er/I=Er/kEc … (10) となる。ここに k は定数である。この第 (10) 式からソース・ドレイン間の抵抗 Rdsは、上記制御電圧 Ec1に反比例した値に制御することができることがわかる。この場合、ゲート電圧 Vgsにより制御される接合型の電界効果トランジスタQ1のソース・ドレイン間の抵抗 Rdsが温度により変動しても、即ち温度により前配第 (8) 式の定数 Kが変化しても、増幅器 16の利得 Aoが十分に大きいと、上記抵抗 Rdsは制御電圧 Erに対応した値に設定することができる。

【0031】一方、図3において、2個の電界効果トランジスタQ1、Q2は特性の揃ったものを用いており、これらが近接配置されていることから両者間の温度差は少なく、一方の電界効果トランジスタQ2のゲートに印加したゲート電圧Vgsを他方の電界効果トランジスタQ1のゲートに印加すると、この電界効果トランジスタQ1 ミッのゾース・ドレイン間の抵抗は、上記一方の電界効果ト 50 る。

\*れ、これら2個の接合型電界効果トランジスタを例えば 同一のシリコン基板上に作成すると共に近接して配置す ることにより、上記2個の電界効果トランジスタQ1, Q2間の温度差が非常に小さい構造の素子とされてい

10

【0029】上記一方の電界効果トランジスタQ₂のドレイン電極には、定電流源17が接続されており、該電界効果トランジスタQ₂のドレイン電位を基準電圧Erとの差電圧が増幅器16により増幅され、この出力電圧が上記電界効果トランジスタQ₂のゲートに負帰還を施すように結線されている。したがって、上記一方の電界効果トランジスタQ₂が非飽和領域で動作するように定電流源17に供給する電圧+V及び電流Iを定めると、ゲート電圧で制御される電界効果トランジスタQ₂のソース・ドレイン間の抵抗Rdsにより、該電界効果トランジスタQ₂のドレイン電圧は、Rds・Iとなる。【0030】上記ソース・ドレイン間の抵抗Rdsは、ゲート電圧Vgsに制御されるため、その制御定数をKとすると、

Rds= $-K \cdot Vgs$  … (8) となる。そして、上記ゲート電圧Vgsは、電界効果トランジスタQzのドレイン電圧Rds  $\cdot$  Iと基準電圧-Erとの差電圧を増幅器16により増幅したものであるため、該増幅器16の利得をAoとすると、

ランジスタQ1のソース・ドレイン間の抵抗Rdsと全30 く同じとなる。以上のような動作により、他方の電界効果トランジスタQ1のソース・ドレイン間の抵抗は、基準定電圧源17の電圧ETを正確に定めると、2個の電界効果トランジスタQ1、Q2の特性が揃っている場合は、その特性に依存することなく、制御部14から出力される制御電圧Ecに反比例した値に設定することがで

【0032】図4(a)~(c)は図3に示す制御信号 Ecによりその大きさが制御できる定電流源17の内部 構成を示す回路図である。ここに示した定電流源17′はパイポーラトランジスタの出力抵抗を利用したもので、符号 $Tr_1$ が定電流トランジスタであり、定電流 Iを図3に示す電界効果トランジスタQ2に供給するようになっている。そして、パイアストランジスタ $Tr_1$ の電流  $I_1$ は、 $Tr_4$ からなる電圧・電流変換回路により与えられ、 $Tr_4$ の順方向電流増幅率h  $I_1$  feが十分大きいと次式で与えられる。

 $I_1 = (E_c - V_b_e) / R$ 

となる。また、トランジスタのエミッタ電流 Ieは、エミッタ・ベース間の電圧Vbeとは次式に示す関係があ

$$\begin{array}{c} 11 \\ \text{I e = I s } \cdot \text{exp} \frac{q}{kT} \text{Vbe} & \cdots \text{ (11)} \end{array}$$

ここで、kはポルツマン定数、Tは絶対温度、qは電子 の電荷、Isは飽和電流でありエミッタ面積に比例する 量である。従って、2個のトランジスタT г1, T г2の エミッタ面積をそれぞれA1、A2とすると、これらを集 積した場合に両トランジスタTr1, Tr2を近接して配 置すれば、定電流トランジスタTгュのコレクタ電流Ⅰ は、飽和電流 Is においてエミッタ面積以外の項はほと んど同一となるためペース電流を無視して、次のように 10

$$I = \frac{A_2}{A_1} I_1 = \frac{V}{R_1} \cdot \frac{A_2}{A_1} \quad \cdots \quad (1 \ 2)$$

そして、この定電流 I が電界効果トランジスタQz に供 給される。従って、制御電圧Ecの大きさに比例した定 電流が電界効果トランジスタQ2に与えられる。

【0033】次に図4(b)に示した定電流源17~ は、上述の図4 (b) の定電流源17′を改良したもの で、この回路においては、定電流トランジスタTrx′ のベース電流はパイアス電流 I1から引き出されるが、 パイアストランジスタTr1'のペース電流は上記定電 流トランジスタT г: 'から供給されるようになってい る。従って、ペース電流の影響は著しく低減される。こ こで、全てのトランジスタTri', Tri', Tri' の順方向電流増幅率hfeを一定とすると、定電流Iは次 式で与えられる。

$$I = I_1 \left(1 - \frac{2}{h f e^2 + 2 h f e + 2}\right)$$
 ... (13)

従って、hfeを例えば100とすると、誤差率は0.0 2%以下となり、集積回路化したものを電界効果トラン ジスタQ1に接続して所要の機能を発揮することができ る。この回路においても (a) の回路と同様電流 I1は Traと抵抗Rからなる電圧・電流変換回路により与え られ、制御電圧Ecに比例した定電流源として駆動され る。

【0034】図4 (c) は (a) に示した定電流回路1 7′の電圧・電流変換回路として利得が十分大きくする ことができ、トランジスタのベース・エミッタ間の電圧 Vbeが温度により変化するため温度ドリフトを少なく した差動増幅 I C演算増幅器Aoを用いたものである。 ここで抵抗Rに流れる電流 I1による電圧 I1Rは制御電 圧Ecと比較され、演算増幅器A。によりトランジスタ Tr.を駆動して負帰還を施すようになっている。この Ao, Tra, Rからなる電圧・電流変換回路により I1 なる定電流が与えられるため(a)に示した回路より精 度が向上する。

【0035】なお、図3に示した可変抵抗回路13a, 13bにおいては、電界効果トランジスタQ1、Q2のソ ース・ドレイン間の電圧Vdsとドレイン電流とは、正 確に比例しないため信号が非線形歪を生じ、信号の大き 50 反比例した値に制御でき、且つ2個の電界効果トランジ

さにより図1に示す可変遅延線12と整合とがとれない という問題が生ずる。このような問題については、図5 に示す回路構成によりゲートに負帰還を施すことによっ

12

て、改善することができる。

【0036】図6は可変抵抗回路13a, 13bの他の 実施例を示す回路図である。 図3においては、特性の揃 った2個の電界効果トランジスタQ1、Q2を用いた例を 示したが、この実施例による可変抵抗回路13a、13 bは、一つの電界効果トランジスタQzのソース電位を 基準電圧(Er)との差を増幅器16でとり、その差電 圧を上記電界効果トランジスタQzのゲートに負帰還を 施すと共に、制御電圧Ecにより制御される定電流源1 7に接続され定電流動作される。該電界効果トランジス タQ1のソース・ドレイン間の抵抗が上配制御電圧(E c) に対応して可変設定されるものである。そして、上 記電界効果トランジスタQ1としては、接合型電界効果 トランジスタが用いられている。なお、ここで抵抗Ra とコンデンサCaはローパスフィルタで、端子Cd間に「 印加される高周波信号が増幅器16に印加しないように したもので、端子Cd間の高周波信号により増幅器16 の帰還ループは動作しないようにするものである。

【0037】図6の実施例の場合、電界効果トランジス タQ1のドレインとソース間の抵抗Rdsが増幅器16 を介した負帰還による制御により所定の値に設定される が、上記電界効果トランジスタQ1の温度変動による特 性の変化を補償するための制御を超音波エコー信号より 十分遅くして、制御系の応答速度を下げるために増幅器 16の周波数帯域を超音波エコー信号の周波数より小さ くすると、上記電界効果トランジスタQ1のソース・ド レイン間の抵抗Rdsを図1に示す可変遅延線12の整 合抵抗として用いることができる。図6においては、抵 抗RaとコンデンサCaとによりローパスフィルタを構成 し、超音波信号が増幅器16に入力しないようになって いる。そのため、端子cとdの間の超音波信号により電 界効果トランジスタQ2のドレインに印加される電圧 は、帰還ループによりゲートには伝達されないため、図 3に示した回路の一方の電界効果トランジスタQ2と同 様に、上記の抵抗Rdsは、制御電圧Ecに反比例して 一定に制御され、上記端子c,d間の抵抗を可変遅延線 12の整合抵抗として用いることができる。

【0038】図7は可変抵抗回路13a, 13bの更に 他の実施例を示す回路図である。この実施例は、図3に 示す回路に対し図5に示す回路を適用して、2個の接合 型電界効果トランジスタQ1, Q1に対し抵抗R1, R1に より負帰還を施し、ソース・ドレイン間の電圧Vdsと ドレイン電流 I dの非直線性を改善したものである。な お、電圧・電流変換回路を持った定電流源17として は、図4に示す回路を適用すればよい。この場合は、制 御電圧Ecにより端子c,d間の抵抗を上記電圧Ecに スタQ1、Q1の特性が揃っていれば、その量産時の特性 に偏差があっても、周囲温度の変化により特性が変わっ ても十分大きな利得A。の増幅器16を用いることによ り、制御電圧Ecによる抵抗設定に誤差が生じない。

【0039】以上説明したように、図3及び図6並びに 図7に示した電気信号Ecの大きさに反比例して抵抗を 制御可能な可変抵抗回路13a,13bを、可変遅延線 の整合抵抗として用いることにより可変遅延線12に接 続され髙周波信号(例えば1~10MHz)が流れて動 ス・ドレイン間のみで、他の部分は抵抗値を制御する低 周波信号を扱うため、高速の素子を必要としない。従っ て、2個の電界効果トランジスタQ1, Q2と定電流源1 7のみでビデオ信号周波数に対応した設計を行えばよ い。また、回路実装上も高速の素子及び高周波信号を扱 う部分が少ないため、製作コストが廉価になる。以上の 説明は電界効果トランジスタとして接合型電界効果トラ ンジスタを取り上げ説明したが、広いソース・ドレイン・ 間の電圧にたいしドレイン電流が比例する特性のMOS 形電界効果トランジスタ(例えばソニー製のCXD75 20 る。 00M) を用いてもよい。

【0040】以上図3、図4、図5、図6、図7に示し た可変抵抗回路を整合抵抗として用いた可変遅延線とそ の制御回路の実施例を図8に示す。ここで13aと13\*

$$Z(v) = K' \sqrt{\frac{L}{Cv(v)}} = \frac{K''}{\sqrt{Cv(v)}} \cdots (15)$$

ここにK', K"は比例定数である。ここでADコンパ ータ18の入力データを表す変数をDとし、

$$D = \sqrt{C(v)}$$

とおく。即ち図8のROM18″はその入力データDと 30 た値に迫随して変化し、常にインピーダンス整合がとれ 出力データVとの間において

$$D = \sqrt{C(V)}$$

なる関係の数値が表として記入されているものとする。 ここでADコンパータ18′は入力データVにたいして vなる電圧 v が出力されるようになっているため v=V と置くことができるため

$$D = \sqrt{C(v)}$$

となる。従って式 (15) より

$$Z (v) = \frac{K''}{D} \cdots (16)$$

となる。一方可変抵抗13a,13bの抵抗値は式(1 0) より明らかな如く

$$Rds = \frac{Er}{kEc}$$

となる。ここでADコンパータの出力電圧Ecはデータ Dにより与えられEc=Dなる関係にあるため、

$$Rds = \frac{Er}{kD} \cdots (17)$$

となる。式 (16) と (17) よりROM18" に、こ こで用いられる可変容量ダイオードのバイアス電圧と静 50 なる。

\* bは既に説明した如く定電流源の大きさが制御電圧E c によって制御することにより抵抗値Rdsが式 (10) で示される如くEcと反比例する特性を持つ可変抵抗回 路である。インダクタレ、可変容量ダイオードVC、V C′とこれらのパイアス電圧vは抵抗rを介して印加す るように構成された可変遅延線は、結合コンデンサCを 介して整合用可変抵抗と高周波変圧器Tに接続されてい る。上記の可変抵抗回路13aと13bの制御電圧Ec はこの可変遅延線の制御データDにより定まるADコン 作する部分は、他方の電界効果トランジスタQ1のソー 10 パータ18の出力電圧より与えられ、可変容量ダイオー ドのパイアス電圧vはADコンパータ18′より与えら れるように構成されている。可変容量ダイオードVC、 VC′の静電容量Cvとそのパイアス電圧vとの間の関 係例を図9に示す。このようなCvとvの関係曲線は、 可変容量ダイオードの形名により異なる特性となり、同 じ形名のものでもロットが変わると異なることがある。 ここで可変容量ダイオードの静電容量をパイアス電圧v の関数としてCv(v)と表すとパイアス電圧vの関数 としての可変遅延線の遅延時間T(v)は次の如く表せ

14

 $T(v) = K\sqrt{Cv(v) \cdot L}$ ... (14) 一方、パイアス電圧vの関数としての特性インピーダン スZ(v)は次の如く表せる。

電容量の関係より与えられる適切な表を記入することに より可変抵抗の値Rdsは、制御信号Dの変化により変 化する可変遅延線の特性インピーダンスの変化に対応し るようになる。

【0041】なお、図1において、可変遅延線12の入 力端 a には、電圧・電流変換器 19 が設けられており、 この電圧・電流変換器19を介して入力信号電圧が定電 流信号に変換され、この定電流信号で上記可変遅延線1 2を駆動するようになっている。また、可変遅延線12 の出力端 b には、掛算器 2 0 が設けられている。この掛 算器20は、上記可変遅延線12の特性インピーダンス Roが変わると、該可変遅延線12の出力端bに現われ 40 る信号電圧は i Roとなり、Roの大きさにより変化する ため、これを補正するものである。そして、この掛算器 20の倍率は、制御部14から送出される制御電圧Ec で制御されるようになっている。この制御部は図8に示 したADコンパータ18, 18′、ROM18″から構 成されたものである。さらに、図1において、符号 T1, T2, T3, …, Tnは可変遅延線12の適宜の位 置に設けられたタップを示している。これらのタップT 1~Tnを適切に選ぶことにより、複数の信号にそれぞ れ一定の関係で遅延を与えた後に加算する操作が可能と

【0042】図10は図1に示す遅延回路の関連発明と しての超音波診断装置の実施例を示すプロック図であ る。この超音波診断装置は、電子セクタ走査形とされて おり、例えば短冊状に形成された複数の振動子素子 11, 12, …, 1 n が一列上に配置され超音波を送受波 する探触子2と、この探触子2の各振動子案子1ュ~1 nからの受波信号を入力し時間と共に利得を増加させ検 診深度に応じて信号強度を補正する複数の可変利得増幅 器221,221,…,22nと、これら各可変利得増幅 器 2 21~22 n からの出力信号に所定の遅延時間を与 10 えて位相を揃え加算して出力する整相回路23と、この 整相回路23で整相された信号を検波する検波器6と、 この検波器6からの出力信号を画像として表示する表示 装置7とを備えてなる。そして、上記整相回路23は、 探触子2の各振動子素子11~1 nで受波するエコー信 号のチャンネル数の分だけ並列に設けられ各可変利得増 幅器 2 21~22 nからの出力信号に所定の遅延時間を 与える複数の遅延回路241, 242, …, 24nと、こ れらの遅延回路241~24 nの出力側にそれぞれ接続 され各遅延回路241~24nからの出力信号の電圧を 20 定電流信号源に変換する電圧・電流変換回路251,2 52, …, 25 n と、n チャンネルの入力信号線及びm チャンネルの出力信号線が図示のように交差しその交点 にそれぞれアナログスイッチ26, 26, …が配設され たクロスポイントスイッチ27と、このクロスポイント スイッチ27の出力信号線に適宜の間隔でmチャンネル 分設けたタップがそれぞれ接続されたタップ付LC遅延 線28とからなる。なお、上記タップ付しC遅延線28 の両端部に接続された抵抗Rは、該タップ付LC遅延線 28の特性インピーダンスとインピーダンスマッチング 30 をとった終端抵抗である。また、前記可変利得増幅器2 21~22nの動作は、制御部14からの制御信号S1' で制御されるようになっている。

【0043】ここで、本実施例においては、上記整相回 路23内の遅延回路241~24nとしては、図1に示 す回路構成とされその制御端子に入力する電気信号(制 御信号) Ec、 V、Ec′により遅延時間が連続的に変 えられる遅延回路が用いられている。この遅延回路24 1~24nは、制御部14からの制御信号S2′(図1に おける制御端子に印加される電気信号Ec, v, E c′)により、時間と共に超音波ピームの収束点を深い 所へ移動するようにその収束位置が制御されるようにな っている。そして、上記タップ付LC遅延線28の終端 抵抗Rに現われる信号電圧は、上記各遅延回路241~ 24 n により適宜遅延を与えられた後、さらにクロスポ イントスイッチ27により選択されたタップ位置に対応 した遅延時間に相当する遅延が与えられ、それぞれの信 号が加算される。従って、上記の遅延回路241~24 nは、タップ付LC遅延線28のタップ間隔で決まる遅 延時間の分解能をさらに細分してその遅延時間の分解能 50 することができる。従って、従来の整相回路内の遅延線

16

を上げるという役割も持っている。このとき、上記タッ プ付LC遅延線28の遅延時間は、主に超音波ビームの **個向方向を設定するための役割を行うこととなる。な** お、上記遅延回路241~24nとタップ付しC遅延線 28との併用により、タップ付LC遅延線28のタップ 間隔はある程度粗にしても問題なく、クロスポイントス イッチ27のアナログスイッチ26の数を少なくするこ とができる。また、上記クロスポイントスイッチ27の 動作は、制御部14からの制御信号Saで制御されるよ うになっている。さらに、上記の各遅延回路241~2 4 n は、必要に応じて複数段を従属接続したものを用い

【0044】このような構成により、本実施例の電子セ クタ走査形の超音波診断装置においては、整相回路23 内の各遅延回路 2 41~24 n がその制御端子への制御 信号の入力だけで遅延時間が連続的に変えられるので、 一系統の整相回路23だけで超音波ビームの収束点を連 続的に移動するダイナミックフォーカスが実現できる。

【発明の効果】本発明による遅延回路(図1)は以上の ように構成されたので、その制御端子に印加する制御信 号だけで遅延時間と可変遅延線の整合抵抗を連続的に変 化させることができる。従って、従来のような遅延線に 適宜の間隔で設けられたタップを電子スイッチを用いて 選択切り換えすることなく、その切り換え時にノイズが 発生するようなことを完全に防止することができる。こ のことから、他の回路部品等にノイズが混入するのを防 止して、装置としての信頼性を向上することができる。 とくに、可変遅延線12の特性インピーダンスと整合を とるために設けた可変抵抗回路13a, 13bは、電界 効果トランジスタのドレイン電位と制御電圧との差を増 幅器でとりその差電圧を上記電界効果トランジスタのゲ ートに負帰還を施し眩電界効果トランジスタのソース・ ドレイン間の抵抗が上記トランジスタの定電流源の制御 電圧に対応して可変設定され、且つ可変遅延線を構成す る可変容量ダイオードのパイアス電圧を静電容量の関係 に対応したデータを記憶したROMからなる構成とする ことにより、遅延時間と整合抵抗の制御信号が同一の簡 単な回路構成で、遅延時間を変化させる動作時に上記可 変容量ダイオードの特性に対応して常に整合がとれる可 変抵抗回路の達成とここに用いる上記電界効果トランジ スタの特性の偏差及び周囲温度による影響が少なく、一 定且つ良好な可変遅延回路特性を達成することができ

【0046】また、本発明による超音波診断装置は以上 のように構成されたので、整相回路内の遅延回路として 図1に示す回路構成の遅延回路を用いることにより、そ の制御端子に印加する電気信号だけで遅延時間を連続的 に変化させて所望の位置に超音波ビームの収束点を移動 17

のようにノイズが発生することがないので、二系統の整相回路23だけでダイナミックフォーカスを実現することができる。このことから、回路規模を小さくすることができ、装置を小型化できると共にコスト低下を図ることができる。また、従来のような二系統の整相回路からの信号を切り換えて表示するのではなく、一系統の整相回路からの信号をそのまま表示装置7に表示するだけであるので、画像に明暗の段差が発生することなく、均一な画質の画像が得られ、診断をやり易くすることができる。

## 【図面の簡単な説明】

【図1】本発明による遅延回路の実施例を示す回路図

【図2】上記の遅延回路の構成を考えるに至った思考過程を説明するための回路図

【図3】可変抵抗回路の内部構成の一例を示す回路図

【図4】上記可変抵抗回路内の定電流源の内部構成例を 示す回路図

【図5】図3に示す可変抵抗回路の問題点を改善するため電界効果トランジスタのゲートに負帰還を施す回路構成を示す回路図

【図6】可変抵抗回路の他の実施例を示す回路図

【図7】可変抵抗回路の更に他の実施例を示す回路図

【図8】本発明による遅延回路の第二の実施例を示す回 路図

【図9】 端子間容量対逆電圧特性を示すグラフ

【図10】本発明による遅延回路の関連発明としての超 音波診断装置の実施例を示すプロック図

【図11】従来の超音波診断装置を示すプロック図

を示す回路図

【図13】上記の整相回路における個々の遅延線の構成

を示す回路図

【図14】図11に示す整相回路の一部を示す要部回路

18

図

【符号の説明】

1 振動子素子

2 探触子

6 検波器

7 表示装置

12 可変遅延線

10 13a 可変抵抗回路

13b 可変抵抗回路

14 無御部

16 增幅器

10 相間研

17 定電流源

18 ADコンパータ

18′ ADコンパータ

18" ROM

19 電圧・電流変換器

20 掛算器

20 21 高周波変圧器

23 整相回路

24n 遅延回路

L インダクタ

VC 可変容量ダイオード

VC′ 可変容量ダイオード

Q1 電界効果トランジスタ


Q<sub>2</sub> 電界効果トランジスタ


v 送電圧


E c 制御電圧


30 D 制御信号

feer a T











[図9]-


【図10】







【図11】

【図12】





【図14】



フロントページの続き

(51) Int. Cl. 5 H O 4 R 17/00 識別配号 庁内整理番号 332 A 7350-5H

FI

技術表示箇所